Procédé Array TFT-LCD : structure, séquence à 5 masques et matériaux
Le procédé Array TFT-LCD forme le fond de panier à matrice active sur un substrat en verre sans alcalins. Des opérations répétées de dépôt de couches minces, de photolithographie, de gravure et de retrait de la résine photosensible créent les transistors, les lignes de balayage, les lignes de données, les couches isolantes, les vias et les électrodes de pixels transparentes qui commandent chaque pixel.
Cette page présente une vue pratique de la structure du substrat Array, d’un procédé a-Si courant à 5 masques, du cycle de photolithographie et des matériaux qui déterminent la stabilité électrique et le rendement de fabrication.
Que comprend le procédé Array TFT-LCD ?
La fabrication d’une dalle TFT-LCD se divise généralement en fabrication Array, fabrication des filtres colorés et assemblage de la cellule. L’étape Array crée le fond de panier de commutation. L’étape des filtres colorés forme les structures RGB et la matrice noire. L’assemblage de la cellule aligne et assemble les deux substrats de verre, puis remplit la cellule de cristaux liquides.
L’interconnexion des circuits intégrés de commande, la fixation des polariseurs, l’intégration du rétroéclairage, le collage de la dalle tactile, la mise en boîtier et les essais finaux du module ont lieu ultérieurement. Distinguer ces étapes aide les ingénieurs à différencier un problème Array au niveau de la dalle d’un problème d’intégration du module en aval.
Structure du substrat Array TFT-LCD
Un Array TFT contient une matrice de commutateurs de pixels. La ligne de grille sélectionne une rangée, la ligne de données fournit le signal du pixel et le TFT charge l’électrode du pixel. Un condensateur de stockage contribue à maintenir la tension entre les cycles de rafraîchissement.
Dans une structure a-Si courante à grille inférieure, l’empilage comprend le substrat de verre, le métal de grille, l’isolant de grille, le semi-conducteur a-Si, le contact ohmique N+ a-Si, le métal source/drain, la passivation, le via de contact et l’ITO du pixel. Les structures IPS et FFS ajoutent des motifs d’électrode commune selon la conception de la dalle.
Pour une explication détaillée couche par couche, consultez le guide de la structure du substrat Array TFT-LCD.
Séquence du procédé Array TFT-LCD à 5 masques
Une séquence a-Si TN courante à 5 masques utilise cinq cycles de lithographie. L’ordre exact peut varier, mais la logique fonctionnelle reste la même :
| Masque | Motif principal | Fonction | Procédé typique |
|---|---|---|---|
| 11 | Électrode de grille et ligne de balayage | Sélectionne la rangée de pixels | Dépôt métallique, lithographie, gravure humide |
| 12 | Isolant de grille, a-Si et îlot N+ a-Si | Forme l’empilage isolé du canal semi-conducteur | PECVD, lithographie, gravure sèche |
| 1 | Électrodes source/drain et ligne de données | Relie la ligne de signal au canal TFT | Dépôt métallique, lithographie, gravure du métal et du N+ |
| 2 | Passivation et via de contact | Protège le TFT et ouvre la connexion de l’électrode du pixel | PECVD, lithographie, gravure sèche |
| 3 | Électrode ITO du pixel | Crée l’électrode transparente qui commande les cristaux liquides | Dépôt d’ITO, lithographie, gravure de l’ITO |
Le nombre de masques est un choix de conception du procédé, et non un indicateur universel de qualité. Le mode d’affichage, le taux d’ouverture visé, les exigences de fiabilité et la stratégie d’intégration de l’usine peuvent faire varier le nombre de couches structurées. Consultez le guide du procédé TFT à 5 masques pour connaître la séquence détaillée masque par masque.
Séquences Array à 5 et 6 masques
Une séquence à 5 masques constitue une référence utile pour un fond de panier a-Si TN classique. Une conception IPS ou FFS peut utiliser un sixième masque pour structurer une électrode commune ou une autre couche optique ou électrique. L’intégration propre à chaque usine peut combiner ou séparer les étapes de structuration ; deux dalles ayant le même mode d’affichage n’utilisent donc pas nécessairement des séquences de masques identiques.
| Comparaison | Référence à 5 masques | Référence à 6 masques |
|---|---|---|
| Utilisation typique | Architecture a-Si TN classique | IPS/FFS ou autre structure comportant une électrode structurée supplémentaire |
| Incidence sur le procédé | Moins de cycles de lithographie et d’étapes de superposition | Un cycle supplémentaire de dépôt et de structuration, avec ses contrôles de procédé |
| Règle de sélection | Évaluez l’architecture complète de la dalle, l’objectif optique, la fiabilité et les capacités de l’usine, sans vous limiter au nombre de masques. | |
Le cycle répété de photolithographie
Chaque niveau de masque utilise la même logique fondamentale de transfert du motif :
- Dépôt de couche : le PVD forme couramment les couches conductrices métalliques ou d’ITO ; le PECVD forme couramment les couches de SiNx et d’a-Si.
- Application de la résine photosensible : une couche uniforme de résine est appliquée sur le verre.
- Exposition : le photomasque transfère le motif requis dans la résine.
- Développement : la région soluble de la résine est retirée.
- Gravure : la couche exposée est retirée par gravure humide ou sèche.
- Retrait de la résine : la résine photosensible restante est retirée avant le dépôt de la couche suivante.
Les couches métalliques sont souvent structurées par gravure humide, tandis que les couches semi-conductrices et isolantes utilisent couramment la gravure sèche au plasma. La fenêtre de procédé doit maîtriser la largeur des lignes, la superposition, les résidus de couche, le profil des flancs et l’intégrité des contacts. Consultez le guide de la photolithographie TFT-LCD pour une explication plus approfondie du procédé.
Matériaux Array TFT-LCD et leurs fonctions
| Matériau | Rôle principal | Point de vigilance technique |
|---|---|---|
| Verre sans alcalins | Substrat dimensionnellement stable pour l’ensemble du fond de panier | Retrait thermique, résistance chimique, faible contamination par les ions mobiles |
| Empilages métalliques Al ou Cu | Conducteurs de grille, de balayage, source/drain et de lignes de données | Résistance, adhérence, excroissances, corrosion et maîtrise de la diffusion |
| a-Si et N+ a-Si | Canal semi-conducteur et contact ohmique de faible résistance | Mobilité, résistance de contact, uniformité et stabilité du dispositif |
| SiNx | Isolant de grille et passivation de protection | Qualité de l’interface, microtrous, barrière contre l’humidité et compatibilité avec la gravure |
| ITO | Électrode transparente de pixel ou électrode commune | Résistance par carré, transmission optique, profil de gravure et durabilité |
Pour plus de détails, consultez le guide des matériaux Array TFT-LCD et la comparaison ciblée des électrodes de grille en cuivre et en aluminium.
Comment la conception Array influence les performances de la dalle
Les choix du procédé Array influencent la dalle finie, même si le fond de panier ne représente qu’une étape de fabrication :
- Résistance des lignes et retard RC : la résistance des lignes de grille et de données affecte la temporisation des signaux, notamment lorsque la taille et la résolution de la dalle augmentent.
- Taux d’ouverture : des pistes plus étroites et une géométrie TFT compacte peuvent laisser davantage de surface transparente au pixel, améliorant ainsi l’efficacité optique.
- Uniformité : l’épaisseur des couches, les dimensions critiques, la résistance de contact et les caractéristiques TFT doivent rester uniformes sur le verre pour réduire les défauts d’uniformité visibles, ou mura.
- Rémanence et stabilité : le courant de fuite, le piégeage de charges, la contamination et les interfaces instables peuvent contribuer à des problèmes de rémanence d’image ou de commutation.
Ces relations sont utiles pour l’analyse des défaillances, mais un symptôme visible ne doit pas être attribué à l’étape Array sans mesures. Le rétroéclairage, le pilote, la temporisation, les films optiques, l’épaisseur de cellule, le collage et les conditions d’application peuvent produire des symptômes similaires. Pour des exemples, consultez le guide de la rémanence d’image TFT-LCD et l’étude de cas de mura rouge/bleu.
Défauts courants du procédé Array
| Défaut | Cause possible au niveau Array | Effet typique |
|---|---|---|
| Ligne ouverte | Discontinuité métallique, particule, dépôt incomplet ou surgravure | Rangée, colonne ou groupe local de pixels manquant |
| Court-circuit | Résidu, gravure insuffisante, pont de particules ou erreur de superposition | Commande anormale de rangée ou de colonne, ou défauts de pixels groupés |
| Résistance de contact élevée | Résidu dans un via, mauvaise interface ou ouverture de contact insuffisante | Charge insuffisante, retard ou tension de pixel instable |
| Fuite du TFT ou décalage du seuil | Endommagement du semi-conducteur, contamination, pièges d’interface ou défaillance de la passivation | Perte de tension, non-uniformité, rémanence ou niveaux de gris instables |
Les essais électriques en usine et l’inspection optique automatisée identifient nombre de ces défauts avant l’assemblage de la cellule ou du module. La confirmation de la cause racine peut nécessiter des mesures sur les lignes, des données électriques des pixels, une analyse en coupe et un examen de l’historique du procédé.
Ce que les ingénieurs et les acheteurs d’écrans doivent vérifier
La plupart des acheteurs OEM ne spécifient pas chaque masque Array. La connaissance du procédé aide à comprendre les limites de la dalle, à comparer les architectures et à diagnostiquer les risques. Avant de qualifier une dalle ou un module TFT-LCD, confirmez :
- la technologie TFT et le mode d’affichage : a-Si, oxyde ou LTPS ; TN, IPS ou FFS ;
- les objectifs de température de fonctionnement, de luminosité, de durée de vie, de rémanence d’image et de fiabilité ;
- si la dalle choisie est un produit de série stable bénéficiant d’un suivi du cycle de vie adapté ;
- les exigences du module en aval : interface, rétroéclairage, empilage tactile, collage optique, FPC et dimensions mécaniques hors tout ;
- le plan de validation des échantillons, les essais environnementaux et la maîtrise des modifications.
Questions fréquentes
Qu’est-ce que le procédé Array TFT-LCD ?
Il s’agit du procédé de fabrication amont qui crée le fond de panier TFT à matrice active sur verre par des opérations répétées de dépôt de couches, de photolithographie, de gravure et de retrait de résine.
Qu’est-ce qu’un procédé TFT à 5 masques ?
Il s’agit d’une séquence Array TFT-LCD a-Si qui structure généralement la couche de grille, l’îlot semi-conducteur, la couche source/drain, la couche de passivation/vias et l’électrode ITO du pixel en cinq cycles de lithographie.
Un nombre plus élevé de masques est-il toujours préférable ?
Non. Le nombre de masques dépend de l’architecture de la dalle et de l’intégration du procédé en usine. Des masques supplémentaires peuvent permettre d’ajouter des structures, mais aussi des étapes de procédé, des exigences d’alignement et des coûts.
Pourquoi utilise-t-on du verre sans alcalins ?
Les ions alcalins mobiles peuvent affecter les caractéristiques des TFT et la fiabilité des cristaux liquides. Le verre sans alcalins apporte également la stabilité thermique et dimensionnelle nécessaire au traitement de couches minces sur de grandes surfaces.
Références techniques
- Applied Materials : silicium amorphe pour les fonds de panier d’écrans
- AGC : substrats de verre sans alcalins pour écrans TFT
Guides approfondis associés
- Structure du substrat Array TFT-LCD
- Procédé Array TFT-LCD à 5 masques
- Photolithographie Array TFT-LCD
- Matériaux Array TFT-LCD
- Électrodes de grille en cuivre et en aluminium
Des exigences Array au choix du module
Si vous devez traduire l’architecture d’une dalle en une spécification d’écran prête pour la production, examinez les options de modules TFT-LCD disponibles ou le processus d’ingénierie TFT sur mesure. Préparez la taille cible, la résolution, l’interface, la luminosité, l’empilage tactile, l’environnement de fonctionnement et les exigences de cycle de vie avant de demander une étude.
