Processo Array TFT-LCD: struttura, flusso a 5 maschere e materiali
Il processo Array TFT-LCD realizza il backplane a matrice attiva su un substrato di vetro privo di alcali. La deposizione ripetuta di film sottili, la fotolitografia, l’incisione e la rimozione del fotoresist formano i transistor, le linee di scansione, le linee dati, gli strati isolanti, i fori di contatto e gli elettrodi trasparenti dei pixel che controllano ogni pixel.
Questa pagina offre una panoramica pratica della struttura del substrato Array, di un comune processo a-Si a 5 maschere, del ciclo fotolitografico e dei materiali che determinano la stabilità elettrica e la resa produttiva.
Cosa comprende il processo Array TFT-LCD?
La produzione dei pannelli TFT-LCD è normalmente suddivisa in fabbricazione Array, fabbricazione dei filtri colore e assemblaggio della cella. La fase Array crea il backplane di commutazione. La fase dei filtri colore forma le strutture RGB e della matrice nera. L’assemblaggio della cella allinea e unisce i due substrati di vetro e riempie la cella di cristallo liquido.
Il bonding del driver IC, l’applicazione dei polarizzatori, l’integrazione della retroilluminazione, l’incollaggio del pannello touch, l’alloggiamento e i test finali del modulo avvengono in seguito. Distinguere queste fasi aiuta gli ingegneri a separare un problema Array a livello di pannello da un problema successivo di integrazione del modulo.
Struttura del substrato Array TFT-LCD
Una matrice TFT contiene una matrice di interruttori dei pixel. La linea di gate seleziona una riga, la linea dati fornisce il segnale del pixel e il TFT carica l’elettrodo del pixel. Un condensatore di mantenimento aiuta a conservare la tensione tra i cicli di aggiornamento.
In una comune struttura a-Si a gate inferiore, lo stack comprende il substrato di vetro, il metallo di gate, l’isolante di gate, il semiconduttore a-Si, il contatto ohmico N+ a-Si, il metallo Source/Drain, la passivazione, il foro di contatto e l’ITO del pixel. Le strutture IPS e FFS aggiungono elementi strutturati dell’elettrodo comune secondo il progetto del pannello.
Per una spiegazione dettagliata strato per strato, consulta la guida alla struttura del substrato Array TFT-LCD.
Flusso del processo Array TFT-LCD a 5 maschere
Un comune flusso a-Si TN a 5 maschere usa cinque cicli litografici. La sequenza esatta può variare, ma lo schema funzionale resta coerente:
| Maschera | Struttura principale | Funzione | Processo tipico |
|---|---|---|---|
| 11 | Elettrodo di gate e linea di scansione | Seleziona la riga di pixel | Deposizione del metallo, litografia, incisione a umido |
| 12 | Isolante di gate, a-Si e isola N+ a-Si | Forma lo stack isolato del canale semiconduttore | PECVD, litografia, incisione a secco |
| 1 | Elettrodi Source/Drain e linea dati | Collega la linea del segnale al canale TFT | Deposizione del metallo, litografia, incisione del metallo e dello strato N+ |
| 2 | Passivazione e foro di contatto | Protegge il TFT e apre il collegamento all’elettrodo del pixel | PECVD, litografia, incisione a secco |
| 3 | Elettrodo ITO del pixel | Crea l’elettrodo trasparente che pilota il cristallo liquido | Deposizione dell’ITO, litografia, incisione dell’ITO |
Il numero di maschere è una scelta di progettazione del processo, non un grado di qualità universale. La modalità di visione, il rapporto di apertura obiettivo, i requisiti di affidabilità e la strategia di integrazione della fabbrica possono modificare il numero di strati strutturati. Consulta la guida al processo TFT a 5 maschere per la sequenza dettagliata maschera per maschera.
Flussi Array a 5 maschere e a 6 maschere a confronto
Un flusso a 5 maschere è un riferimento utile per un backplane a-Si TN convenzionale. Un progetto IPS o FFS può usare una sesta maschera per definire un elettrodo comune o un altro strato ottico/elettrico. L’integrazione specifica della fabbrica può combinare o separare le fasi di strutturazione, quindi due pannelli con la stessa modalità di visione non usano necessariamente sequenze di maschere identiche.
| Confronto | Riferimento a 5 maschere | Riferimento a 6 maschere |
|---|---|---|
| Uso tipico | Architettura a-Si TN convenzionale | IPS/FFS o un’altra struttura con un elettrodo strutturato aggiuntivo |
| Impatto sul processo | Meno cicli litografici e fasi di allineamento tra strati | Un ciclo aggiuntivo di deposizione/strutturazione e i relativi controlli di processo |
| Regola di selezione | Valuta l’architettura completa del pannello, l’obiettivo ottico, l’affidabilità e le capacità della fabbrica, non soltanto il numero di maschere. | |
Il ciclo fotolitografico ripetuto
Ogni livello di maschera usa la stessa logica fondamentale di trasferimento della geometria:
- Deposizione del film: la PVD forma comunemente film metallici conduttivi o di ITO; la PECVD forma comunemente film di SiNx e a-Si.
- Rivestimento con fotoresist: viene applicato al vetro uno strato uniforme di resist.
- Esposizione: la fotomaschera trasferisce nel resist la geometria richiesta.
- Sviluppo: viene rimossa la regione solubile del resist.
- Incisione: il film esposto viene rimosso mediante incisione a umido o a secco.
- Rimozione del resist: il fotoresist residuo viene rimosso prima della deposizione dello strato successivo.
Gli strati metallici vengono spesso strutturati mediante incisione a umido, mentre i film semiconduttori e isolanti usano comunemente l’incisione a secco al plasma. La finestra di processo deve controllare larghezza delle linee, allineamento tra strati, residui del film, profilo delle pareti laterali e integrità dei contatti. Leggi la guida alla fotolitografia TFT-LCD per una spiegazione più approfondita del processo.
Materiali del processo Array TFT-LCD e relative funzioni
| Materiale | Ruolo principale | Aspetto tecnico da valutare |
|---|---|---|
| Vetro privo di alcali | Substrato dimensionalmente stabile per l’intero backplane | Ritiro termico, resistenza chimica e bassa contaminazione da ioni mobili |
| Stack metallici di Al o Cu | Conduttori di gate, scansione, Source/Drain e linee dati | Resistenza, adesione, protuberanze, corrosione e controllo della diffusione |
| a-Si e N+ a-Si | Canale semiconduttore e contatto ohmico a bassa resistenza | Mobilità, resistenza di contatto, uniformità e stabilità del dispositivo |
| SiNx | Isolante di gate e passivazione protettiva | Qualità dell’interfaccia, microfori, barriera all’umidità e compatibilità con l’incisione |
| ITO | Elettrodo trasparente del pixel o comune | Resistenza di strato, trasmissione ottica, profilo di incisione e durabilità |
Per maggiori dettagli, usa la guida ai materiali del processo Array TFT-LCD e il confronto specifico tra elettrodi di gate in rame e in alluminio.
Come il progetto Array influenza le prestazioni del pannello
Le decisioni sul processo Array influenzano il pannello finito, anche se la realizzazione del backplane è soltanto una fase produttiva:
- Resistenza delle linee e ritardo RC: la resistenza delle linee di gate e dati influenza le temporizzazioni del segnale, soprattutto con l’aumento delle dimensioni e della risoluzione del pannello.
- Rapporto di apertura: piste più strette e una geometria TFT compatta possono lasciare al pixel una maggiore area trasparente, migliorando l’efficienza ottica.
- Uniformità: spessore dei film, dimensioni critiche, resistenza di contatto e caratteristiche TFT devono rimanere uniformi sull’intero vetro per ridurre la mura visibile.
- Persistenza e stabilità: correnti di dispersione, intrappolamento di cariche, contaminazione e interfacce instabili possono contribuire a problemi di persistenza dell’immagine o di commutazione.
Queste relazioni sono utili nell’analisi dei guasti, ma un sintomo visibile non dovrebbe essere attribuito alla fase Array senza misurazioni. Retroilluminazione, driver, temporizzazioni, film ottici, distanza tra i substrati della cella, bonding e condizioni applicative possono produrre sintomi simili. Per alcuni esempi, consulta la guida alla persistenza dell’immagine nei TFT-LCD e il caso di studio sulla mura rossa/blu.
Difetti comuni del processo Array
| Difetto | Possibile causa a livello Array | Effetto tipico |
|---|---|---|
| Linea interrotta | Discontinuità metallica, particella, deposizione incompleta o incisione eccessiva | Riga, colonna o gruppo locale di pixel mancanti |
| Cortocircuito | Residui, incisione insufficiente, ponte di particelle o errore di allineamento tra strati | Pilotaggio anomalo di righe/colonne o difetti di pixel raggruppati |
| Resistenza di contatto elevata | Residui nel foro di contatto, interfaccia difettosa o apertura di contatto insufficiente | Carica debole, ritardo o tensione del pixel instabile |
| Dispersione del TFT o variazione della soglia | Danni al semiconduttore, contaminazione, trappole all’interfaccia o difetti della passivazione | Perdita di tensione, disuniformità, persistenza o scala di grigi instabile |
I test elettrici in fabbrica e l’ispezione ottica automatizzata individuano molti di questi difetti prima dell’assemblaggio della cella o del modulo. La conferma della causa radice può richiedere misure sulle linee, dati elettrici dei pixel, analisi in sezione e verifica della cronologia del processo.
Cosa dovrebbero verificare gli ingegneri e gli acquirenti di display
La maggior parte degli acquirenti OEM non specifica ogni maschera Array. La conoscenza del processo è utile per comprendere i limiti del pannello, confrontare le architetture e diagnosticare i rischi. Prima di qualificare un pannello o modulo TFT-LCD, conferma:
- la tecnologia TFT e la modalità di visione: a-Si, ossido o LTPS; TN, IPS o FFS;
- gli obiettivi di temperatura operativa, luminosità, durata, persistenza dell’immagine e affidabilità;
- se il pannello selezionato è un articolo in produzione stabile con un supporto adeguato al ciclo di vita;
- i requisiti successivi del modulo: interfaccia, retroilluminazione, stack touch, incollaggio ottico, FPC e ingombro meccanico;
- il piano di validazione per campioni, test ambientali e controllo delle modifiche.
Domande frequenti
Che cos’è il processo Array TFT-LCD?
È il processo iniziale di produzione che crea sul vetro il backplane TFT a matrice attiva attraverso cicli ripetuti di deposizione dei film, fotolitografia, incisione e rimozione del resist.
Che cos’è un processo TFT a 5 maschere?
È un flusso Array TFT-LCD a-Si che in genere definisce lo strato di gate, l’isola semiconduttrice, lo strato Source/Drain, lo strato di passivazione/fori di contatto e l’elettrodo ITO del pixel in cinque cicli litografici.
Un numero maggiore di maschere è sempre migliore?
No. Il numero di maschere dipende dall’architettura del pannello e dall’integrazione del processo in fabbrica. Più maschere possono supportare strutture aggiuntive, ma aggiungono anche fasi di processo, requisiti di allineamento e costi.
Perché si usa vetro privo di alcali?
Gli ioni alcalini mobili possono influenzare le caratteristiche TFT e l’affidabilità del cristallo liquido. Il vetro privo di alcali fornisce inoltre la stabilità termica e dimensionale necessaria alla lavorazione di film sottili su grandi superfici.
Riferimenti tecnici
- Applied Materials: silicio amorfo per i backplane dei display
- AGC: substrati di vetro privi di alcali per display TFT
Guide di approfondimento correlate
- Struttura del substrato Array TFT-LCD
- Processo Array TFT-LCD a 5 maschere
- Fotolitografia Array TFT-LCD
- Materiali Array TFT-LCD
- Elettrodi di gate in rame e alluminio a confronto
Dai requisiti Array alla selezione del modulo
Se devi tradurre l’architettura del pannello in una specifica di display pronta per la produzione, valuta le opzioni di moduli TFT-LCD disponibili oppure il processo di progettazione TFT su misura. Prepara dimensioni, risoluzione, interfaccia, luminosità, stack touch, ambiente operativo e requisiti di ciclo di vita desiderati prima di richiedere una valutazione.
