TFT-LCD-Array-Prozess: Aufbau, 5-Masken-Ablauf und Materialien
Der TFT-LCD-Array-Prozess erzeugt die Aktivmatrix-Backplane auf einem alkalifreien Glassubstrat. Durch wiederholte Dünnschichtabscheidung, Fotolithografie, Ätzen und Fotolackentfernung entstehen die Transistoren, Scanleitungen, Datenleitungen, Isolierschichten, Durchkontaktierungen und transparenten Pixelelektroden, die jeden Pixel steuern.
Diese Seite bietet einen praxisbezogenen Überblick über den Aufbau des Array-Substrats, einen gängigen 5-Masken-a-Si-Prozess, den Fotolithografiezyklus und die Materialien, die elektrische Stabilität und Fertigungsausbeute bestimmen.
Was umfasst der TFT-LCD-Array-Prozess?
Die Herstellung eines TFT-LCD-Panels gliedert sich normalerweise in Array-Fertigung, Farbfilterfertigung und Zellmontage. Die Array-Stufe erzeugt die schaltende Backplane. In der Farbfilterstufe entstehen die RGB- und Black-Matrix-Strukturen. Bei der Zellmontage werden die beiden Glassubstrate ausgerichtet und verbunden; die Zelle wird mit Flüssigkristall gefüllt.
Das Bonden des Treiber-ICs, das Anbringen der Polarisatoren, die Integration der Hintergrundbeleuchtung, das Bonden des Touchpanels, der Gehäuseeinbau und die abschließende Modulprüfung folgen später. Diese Stufen zu unterscheiden hilft Ingenieuren, ein Array-Problem auf Panelebene von einem nachgelagerten Problem der Modulintegration abzugrenzen.
Aufbau des TFT-LCD-Array-Substrats
Ein TFT-Array enthält eine Matrix aus Pixelschaltern. Die Gateleitung wählt eine Zeile aus, die Datenleitung liefert das Pixelsignal und der TFT lädt die Pixelelektrode. Ein Speicherkondensator hilft, die Spannung zwischen den Aktualisierungszyklen zu halten.
Bei einem gängigen Bottom-Gate-a-Si-Aufbau umfasst der Schichtstapel das Glassubstrat, das Gatemetall, den Gateisolator, den a-Si-Halbleiter, den ohmschen N+ a-Si-Kontakt, das Source/Drain-Metall, die Passivierung, die Kontaktöffnung und das Pixel-ITO. IPS- und FFS-Strukturen ergänzen je nach Paneldesign strukturierte Bereiche der gemeinsamen Elektrode.
Eine detaillierte Erläuterung der einzelnen Schichten finden Sie im Leitfaden zum Aufbau des TFT-LCD-Array-Substrats.
5-Masken-Prozessablauf für TFT-LCD-Arrays
Ein gängiger 5-Masken-a-Si-TN-Ablauf verwendet fünf Lithografiezyklen. Die genaue Reihenfolge kann variieren, das funktionale Muster bleibt jedoch gleich:
| Maske | Hauptstruktur | Funktion | Typischer Prozess |
|---|---|---|---|
| 11 | Gateelektrode und Scanleitung | Wählt die Pixelzeile aus | Metallabscheidung, Lithografie, Nassätzen |
| 12 | Gateisolator, a-Si- und N+ a-Si-Insel | Bildet den isolierten Halbleiterkanal-Schichtstapel | PECVD, Lithografie, Trockenätzen |
| 1 | Source/Drain-Elektroden und Datenleitung | Verbindet die Signalleitung mit dem TFT-Kanal | Metallabscheidung, Lithografie, Metall- und N+-Ätzen |
| 2 | Passivierung und Kontaktöffnung | Schützt den TFT und öffnet die Verbindung zur Pixelelektrode | PECVD, Lithografie, Trockenätzen |
| 3 | ITO-Pixelelektrode | Erzeugt die transparente Elektrode zur Ansteuerung des Flüssigkristalls | ITO-Abscheidung, Lithografie, ITO-Ätzen |
Die Maskenzahl ist eine Entscheidung der Prozessauslegung, keine allgemeingültige Qualitätsstufe. Anzeigemodus, angestrebtes Öffnungsverhältnis, Zuverlässigkeitsanforderungen und die Integrationsstrategie des Werks können die Anzahl strukturierter Schichten verändern. Nutzen Sie den Leitfaden zum 5-Masken-TFT-Prozess für die detaillierte Reihenfolge der einzelnen Masken.
Vergleich von Array-Abläufen mit 5 und 6 Masken
Ein 5-Masken-Ablauf ist eine nützliche Referenz für eine konventionelle a-Si-TN-Backplane. Ein IPS- oder FFS-Design kann eine sechste Maske verwenden, um eine gemeinsame Elektrode oder eine weitere optische bzw. elektrische Schicht zu strukturieren. Werksspezifische Integration kann Strukturierungsschritte zusammenfassen oder aufteilen. Deshalb verwenden zwei Panels mit demselben Anzeigemodus nicht zwangsläufig identische Maskenfolgen.
| Vergleich | Referenz mit 5 Masken | Referenz mit 6 Masken |
|---|---|---|
| Typischer Einsatz | Konventionelle a-Si-TN-Architektur | IPS/FFS oder ein anderer Aufbau mit einer zusätzlichen strukturierten Elektrode |
| Auswirkung auf den Prozess | Weniger Lithografiezyklen und Overlay-Schritte | Ein zusätzlicher Abscheidungs- und Strukturierungszyklus mit seinen Prozesskontrollen |
| Auswahlregel | Beurteilen Sie die gesamte Panelarchitektur, das optische Ziel, die Zuverlässigkeit und die Fähigkeiten des Werks, nicht allein die Maskenzahl. | |
Der wiederholte Fotolithografiezyklus
Jede Maskenebene nutzt dieselbe Grundlogik zur Strukturübertragung:
- Schichtabscheidung: PVD erzeugt üblicherweise leitfähige Metall- oder ITO-Schichten; PECVD erzeugt üblicherweise SiNx- und a-Si-Schichten.
- Fotolackbeschichtung: Eine gleichmäßige Lackschicht wird auf das Glas aufgetragen.
- Belichtung: Die Fotomaske überträgt die benötigte Struktur in den Lack.
- Entwicklung: Der lösliche Lackbereich wird entfernt.
- Ätzen: Die freiliegende Schicht wird durch Nass- oder Trockenätzen entfernt.
- Lackentfernung: Der verbleibende Fotolack wird entfernt, bevor die nächste Schicht abgeschieden wird.
Metallschichten werden häufig durch Nassätzen strukturiert, während bei Halbleiter- und Isolierschichten üblicherweise plasmabasiertes Trockenätzen zum Einsatz kommt. Das Prozessfenster muss die Kontrolle von Linienbreite, Schichtüberlagerung, Schichtrückständen, Seitenwandprofil und Kontaktintegrität ermöglichen. Lesen Sie den Leitfaden zur TFT-LCD-Fotolithografie für eine vertiefte Erläuterung des Prozesses.
TFT-LCD-Array-Materialien und ihre Funktionen
| Material | Hauptaufgabe | Technischer Prüfpunkt |
|---|---|---|
| Alkalifreies Glas | Dimensionsstabiles Substrat für die gesamte Backplane | Thermische Schrumpfung, Chemikalienbeständigkeit, geringe Verunreinigung durch mobile Ionen |
| Al- oder Cu-Metallstapel | Gate-, Scan-, Source/Drain- und Datenleitungsleiter | Kontrolle von Widerstand, Haftung, Hillocks, Korrosion und Diffusion |
| a-Si und N+ a-Si | Halbleiterkanal und niederohmiger ohmscher Kontakt | Beweglichkeit, Kontaktwiderstand, Gleichmäßigkeit und Bauelementstabilität |
| SiNx | Gateisolator und schützende Passivierung | Grenzflächenqualität, Pinholes, Feuchtigkeitsbarriere und Ätzkompatibilität |
| ITO | Transparente Pixel- oder gemeinsame Elektrode | Flächenwiderstand, optische Transmission, Ätzprofil und Beständigkeit |
Weitere Einzelheiten finden Sie im Leitfaden zu TFT-LCD-Array-Materialien und im gezielten Vergleich von Gateelektroden aus Kupfer und Aluminium.
Wie das Array-Design die Panelleistung beeinflusst
Entscheidungen zum Array-Prozess beeinflussen das fertige Panel, obwohl die Backplane nur eine Fertigungsstufe darstellt:
- Leitungswiderstand und RC-Verzögerung: Der Widerstand von Gate- und Datenleitungen beeinflusst das Signaltiming, insbesondere bei zunehmender Panelgröße und Auflösung.
- Öffnungsverhältnis: Schmalere Leitungsführung und kompakte TFT-Geometrien können mehr transparente Pixelfläche ermöglichen und so die optische Effizienz verbessern.
- Gleichmäßigkeit: Schichtdicke, kritische Abmessungen, Kontaktwiderstand und TFT-Eigenschaften müssen über das gesamte Glas gleichmäßig bleiben, um sichtbare Mura zu reduzieren.
- Nachbilder und Stabilität: Leckstrom, Ladungseinfang, Verunreinigungen und instabile Grenzflächen können zu Nachbild- oder Schaltproblemen beitragen.
Diese Zusammenhänge sind bei der Fehleranalyse hilfreich. Ein sichtbares Symptom sollte jedoch ohne Messung nicht der Array-Stufe zugeordnet werden. Hintergrundbeleuchtung, Treiber, Timing, optische Folien, Zellspalt, Bonding und Anwendungsbedingungen können ähnliche Symptome hervorrufen. Beispiele finden Sie im Leitfaden zu TFT-LCD-Nachbildern und in der Fallstudie zu roter/blauer Mura.
Häufige Fehler im Array-Prozess
| Fehler | Mögliche Ursache auf Array-Ebene | Typische Auswirkung |
|---|---|---|
| Leitungsunterbrechung | Unterbrochene Metallschicht, Partikel, unvollständige Abscheidung oder Überätzen | Ausfall einer Zeile, Spalte oder lokalen Pixelgruppe |
| Kurzschluss | Rückstände, unzureichendes Ätzen, Partikelbrücke oder Overlay-Fehler | Fehlerhafte Zeilen- bzw. Spaltenansteuerung oder gruppierte Pixeldefekte |
| Hoher Kontaktwiderstand | Rückstände in der Kontaktöffnung, mangelhafte Grenzfläche oder unzureichende Kontaktöffnung | Unzureichende Aufladung, Verzögerung oder instabile Pixelspannung |
| TFT-Leckstrom oder Schwellwertverschiebung | Halbleiterschäden, Verunreinigungen, Grenzflächenfallen oder Passivierungsfehler | Spannungsverlust, Ungleichmäßigkeit, Nachbilder oder instabile Graustufen |
Elektrische Prüfungen und automatische optische Inspektion im Werk erkennen viele dieser Fehler vor der Zell- oder Modulmontage. Die Bestätigung der Ursache kann Leitungsmessungen, elektrische Pixeldaten, Querschnittsanalysen und eine Prüfung der Prozesshistorie erfordern.
Was Ingenieure und Displayeinkäufer prüfen sollten
Die meisten OEM-Einkäufer spezifizieren nicht jede Array-Maske. Prozesswissen ist hilfreich, um Panelgrenzen zu verstehen, Architekturen zu vergleichen und Risiken zu beurteilen. Bestätigen Sie vor der Qualifizierung eines TFT-LCD-Panels oder -Moduls:
- die TFT-Technologie und den Anzeigemodus: a-Si, Oxid oder LTPS; TN, IPS oder FFS;
- die Ziele für Betriebstemperatur, Helligkeit, Lebensdauer, Nachbilder und Zuverlässigkeit;
- ob das ausgewählte Panel ein stabiles Serienprodukt mit geeigneter Lebenszyklusunterstützung ist;
- die nachgelagerten Modulanforderungen: Schnittstelle, Hintergrundbeleuchtung, Touch-Aufbau, Optical Bonding, FPC und mechanische Außenkontur;
- den Validierungsplan für Muster, Umweltprüfungen und Änderungslenkung.
Häufig gestellte Fragen
Was ist der TFT-LCD-Array-Prozess?
Es handelt sich um den Front-End-Fertigungsprozess, der durch wiederholte Schichtabscheidung, Fotolithografie, Ätzen und Lackentfernung die Aktivmatrix-TFT-Backplane auf Glas erzeugt.
Was ist ein 5-Masken-TFT-Prozess?
Es handelt sich um einen a-Si-TFT-LCD-Array-Ablauf, bei dem typischerweise die Gateebene, die Halbleiterinsel, die Source/Drain-Ebene, die Passivierungs- und Kontaktöffnungsebene sowie die ITO-Pixelelektrode in fünf Lithografiezyklen strukturiert werden.
Ist eine höhere Maskenzahl immer besser?
Nein. Die Maskenzahl hängt von der Panelarchitektur und der Prozessintegration im Werk ab. Mehr Masken können zusätzliche Strukturen ermöglichen, bringen aber auch weitere Prozessschritte, Ausrichtungsanforderungen und Kosten mit sich.
Warum wird alkalifreies Glas verwendet?
Mobile Alkaliionen können die TFT-Eigenschaften und die Zuverlässigkeit des Flüssigkristalls beeinträchtigen. Alkalifreies Glas bietet außerdem die thermische und dimensionale Stabilität, die für die großflächige Dünnschichtverarbeitung benötigt wird.
Technische Quellen
- Applied Materials: Amorphes Silizium für Display-Backplanes
- AGC: Alkalifreie Glassubstrate für TFT-Displays
Weiterführende Leitfäden
- Aufbau des TFT-LCD-Array-Substrats
- 5-Masken-TFT-LCD-Array-Prozess
- Fotolithografie für TFT-LCD-Arrays
- TFT-LCD-Array-Materialien
- Gateelektroden aus Kupfer und Aluminium im Vergleich
Von Array-Anforderungen zur Modulauswahl
Wenn Sie eine Panelarchitektur in eine produktionsreife Displayspezifikation überführen müssen, prüfen Sie die verfügbaren TFT-LCD-Moduloptionen oder den Entwicklungsprozess für kundenspezifische TFT-Module. Bereiten Sie Zielgröße, Auflösung, Schnittstelle, Helligkeit, Touch-Aufbau, Betriebsumgebung und Lebenszyklusanforderungen vor, bevor Sie eine Prüfung anfragen.
