Proceso Array TFT-LCD: estructura, secuencia de 5 máscaras y materiales
El proceso Array TFT-LCD fabrica el backplane de matriz activa sobre un sustrato de vidrio sin álcalis. La repetición de deposición de películas delgadas, fotolitografía, grabado y retirada de la fotorresina forma los transistores, las líneas de exploración, las líneas de datos, las capas aislantes, las vías y los electrodos transparentes que controlan cada píxel.
Esta página ofrece una visión práctica de la estructura del sustrato Array, un proceso a-Si habitual de 5 máscaras, el ciclo de fotolitografía y los materiales que determinan la estabilidad eléctrica y el rendimiento de fabricación.
¿Qué incluye el proceso Array TFT-LCD?
La fabricación de paneles TFT-LCD suele dividirse en fabricación Array, fabricación del filtro de color y ensamblaje de la celda. La etapa Array crea el backplane de conmutación. La etapa del filtro de color forma las estructuras RGB y de matriz negra. El ensamblaje de la celda alinea y une los dos sustratos de vidrio y llena la celda de cristal líquido.
La unión del IC controlador, la colocación del polarizador, la integración de la retroiluminación, la unión del panel táctil, la carcasa y los ensayos finales del módulo se realizan después. Distinguir estas etapas ayuda a los ingenieros a diferenciar un problema Array del panel de un problema posterior de integración del módulo.
Estructura del sustrato Array TFT-LCD
Una matriz TFT contiene una matriz de interruptores de píxel. La línea de compuerta selecciona una fila, la línea de datos suministra la señal del píxel y el TFT carga el electrodo del píxel. Un condensador de almacenamiento ayuda a mantener la tensión entre los ciclos de refresco.
En una estructura a-Si habitual de compuerta inferior, el apilamiento de capas incluye el sustrato de vidrio, el metal de compuerta, el aislante de compuerta, el semiconductor a-Si, el contacto óhmico N+ a-Si, el metal de fuente/drenador, la pasivación, la vía de contacto y el ITO del píxel. Las estructuras IPS y FFS añaden elementos de electrodo común con patrones definidos según el diseño del panel.
Para una explicación detallada capa por capa, consulte la guía de estructura del sustrato Array TFT-LCD.
Secuencia del proceso Array TFT-LCD de 5 máscaras
Una secuencia a-Si TN habitual de 5 máscaras utiliza cinco ciclos de litografía. La secuencia exacta puede variar, pero el esquema funcional es coherente:
| Máscara | Patrón principal | Función | Proceso habitual |
|---|---|---|---|
| 11 | Electrodo de compuerta y línea de exploración | Selecciona la fila de píxeles | Deposición metálica, litografía y grabado húmedo |
| 12 | Aislante de compuerta e isla de a-Si y N+ a-Si | Forma el apilamiento aislado del canal semiconductor | PECVD, litografía y grabado seco |
| 1 | Electrodos de fuente/drenador y línea de datos | Conecta la línea de señal al canal TFT | Deposición metálica, litografía y grabado del metal y de N+ |
| 2 | Pasivación y vía de contacto | Protege el TFT y abre la conexión del electrodo del píxel | PECVD, litografía y grabado seco |
| 3 | Electrodo de ITO del píxel | Crea el electrodo transparente que controla el cristal líquido | Deposición de ITO, litografía y grabado de ITO |
El número de máscaras es una elección de diseño del proceso, no una categoría universal de calidad. El modo de visualización, el objetivo de relación de apertura, los requisitos de fiabilidad y la estrategia de integración de la fábrica pueden cambiar el número de capas con patrones definidos. Consulte la guía del proceso TFT de 5 máscaras para conocer la secuencia detallada máscara por máscara.
Secuencias Array de 5 y 6 máscaras
Una secuencia de 5 máscaras es una referencia útil para un backplane a-Si TN convencional. Un diseño IPS o FFS puede utilizar una sexta máscara para definir un electrodo común u otra capa óptica o eléctrica. La integración específica de cada fábrica puede combinar o separar los pasos de definición de patrones, por lo que dos paneles con el mismo modo de visualización no utilizan necesariamente secuencias de máscaras idénticas.
| Comparación | Referencia de 5 máscaras | Referencia de 6 máscaras |
|---|---|---|
| Uso habitual | Arquitectura a-Si TN convencional | IPS/FFS u otra estructura con un electrodo adicional con patrón definido |
| Efecto en el proceso | Menos ciclos de litografía y pasos de alineación entre capas | Un ciclo adicional de deposición y definición de patrones, con sus controles de proceso |
| Regla de selección | Evalúe la arquitectura completa del panel, el objetivo óptico, la fiabilidad y la capacidad de la fábrica, no solo el número de máscaras. | |
El ciclo repetido de fotolitografía
Cada nivel de máscara utiliza la misma lógica principal de transferencia de patrones:
- Deposición de la película: PVD forma habitualmente películas conductoras metálicas o de ITO; PECVD forma habitualmente películas de SiNx y a-Si.
- Aplicación de la fotorresina: se aplica una capa uniforme de resina sobre el vidrio.
- Exposición: la fotomáscara transfiere el patrón requerido a la resina.
- Revelado: se elimina la región soluble de la resina.
- Grabado: la película expuesta se elimina mediante grabado húmedo o seco.
- Retirada de la fotorresina: se elimina la fotorresina restante antes de depositar la siguiente capa.
Las capas metálicas suelen estructurarse mediante grabado húmedo, mientras que las películas semiconductoras y aislantes suelen utilizar grabado seco con plasma. La ventana de proceso debe controlar el ancho de las líneas, la alineación entre capas, los residuos de película, el perfil de las paredes laterales y la integridad de los contactos. Lea la guía de fotolitografía TFT-LCD para una explicación más detallada del proceso.
Materiales del proceso Array TFT-LCD y sus funciones
| Material | Función principal | Aspecto de ingeniería que considerar |
|---|---|---|
| Vidrio sin álcalis | Sustrato dimensionalmente estable para todo el backplane | Contracción térmica, resistencia química y baja contaminación por iones móviles |
| Apilamientos metálicos de Al o Cu | Conductores de compuerta, exploración, fuente/drenador y líneas de datos | Resistencia, adhesión, protuberancias, corrosión y control de la difusión |
| a-Si y N+ a-Si | Canal semiconductor y contacto óhmico de baja resistencia | Movilidad, resistencia de contacto, uniformidad y estabilidad del dispositivo |
| SiNx | Aislante de compuerta y pasivación protectora | Calidad de la interfaz, microporos, barrera contra la humedad y compatibilidad con el grabado |
| ITO | Electrodo transparente de píxel o común | Resistencia de lámina, transmisión óptica, perfil de grabado y durabilidad |
Para obtener más detalles, utilice la guía de materiales Array TFT-LCD y la comparación específica de electrodos de compuerta de cobre y aluminio.
Cómo afecta el diseño Array al rendimiento del panel
Las decisiones sobre el proceso Array influyen en el panel terminado, aunque el backplane represente solo una etapa de fabricación:
- Resistencia de las líneas y retardo RC: la resistencia de las líneas de compuerta y de datos afecta a la temporización de las señales, especialmente al aumentar el tamaño y la resolución del panel.
- Relación de apertura: las pistas más estrechas y una geometría TFT compacta pueden dejar más área transparente para el píxel, mejorando la eficiencia óptica.
- Uniformidad: el grosor de las películas, las dimensiones críticas, la resistencia de contacto y las características TFT deben mantenerse uniformes en todo el vidrio para reducir la mura visible.
- Persistencia y estabilidad: la corriente de fuga, el atrapamiento de cargas, la contaminación y las interfaces inestables pueden contribuir a problemas de persistencia de imagen o de conmutación.
Estas relaciones son útiles durante el análisis de fallos, pero no se debe atribuir un síntoma visible a la etapa Array sin realizar mediciones. La retroiluminación, el controlador, la temporización, las películas ópticas, la separación de la celda, la unión y las condiciones de aplicación pueden producir síntomas similares. Para ver ejemplos, consulte la guía de persistencia de imagen TFT-LCD y el caso de estudio de mura roja/azul.
Defectos habituales del proceso Array
| Defecto | Posible causa en la etapa Array | Efecto habitual |
|---|---|---|
| Línea abierta | Discontinuidad metálica, partícula, deposición incompleta o grabado excesivo | Ausencia de una fila, columna o grupo local de píxeles |
| Cortocircuito | Residuos, grabado insuficiente, puente de partículas o error de alineación entre capas | Excitación anómala de filas o columnas, o grupos de píxeles defectuosos |
| Alta resistencia de contacto | Residuos en la vía, interfaz deficiente o apertura de contacto insuficiente | Carga insuficiente, retardo o tensión de píxel inestable |
| Fuga del TFT o desplazamiento del umbral | Daños en el semiconductor, contaminación, trampas en la interfaz o fallo de pasivación | Pérdida de tensión, falta de uniformidad, persistencia o escala de grises inestable |
Los ensayos eléctricos de fábrica y la inspección óptica automatizada identifican muchos de estos defectos antes del ensamblaje de la celda o del módulo. La confirmación de la causa raíz puede requerir mediciones de líneas, datos eléctricos de píxeles, análisis de secciones transversales y revisión del historial del proceso.
Qué deben verificar los ingenieros y los compradores de pantallas
La mayoría de los compradores OEM no especifican cada máscara Array. Conocer el proceso resulta útil para comprender los límites del panel, comparar arquitecturas y diagnosticar riesgos. Antes de cualificar un panel o módulo TFT-LCD, confirme:
- la tecnología TFT y el modo de visualización: a-Si, óxido o LTPS; TN, IPS o FFS;
- los objetivos de temperatura de funcionamiento, brillo, vida útil, persistencia de imagen y fiabilidad;
- si el panel seleccionado es un producto de producción estable con un soporte adecuado durante su ciclo de vida;
- los requisitos posteriores del módulo: interfaz, retroiluminación, estructura táctil, unión óptica, FPC y dimensiones exteriores;
- el plan de validación de muestras, ensayos ambientales y control de cambios.
Preguntas frecuentes
¿Qué es el proceso Array TFT-LCD?
Es el proceso inicial de fabricación que crea el backplane TFT de matriz activa sobre vidrio mediante ciclos repetidos de deposición de películas, fotolitografía, grabado y retirada de la fotorresina.
¿Qué es un proceso TFT de 5 máscaras?
Es una secuencia Array TFT-LCD a-Si que suele definir la capa de compuerta, la isla semiconductora, la capa de fuente/drenador, la capa de pasivación/vía y el electrodo ITO del píxel en cinco ciclos de litografía.
¿Es siempre mejor un mayor número de máscaras?
No. El número de máscaras depende de la arquitectura del panel y de la integración del proceso de fábrica. Más máscaras pueden permitir estructuras adicionales, pero también añaden pasos de proceso, requisitos de alineación y coste.
¿Por qué se utiliza vidrio sin álcalis?
Los iones alcalinos móviles pueden afectar a las características TFT y a la fiabilidad del cristal líquido. El vidrio sin álcalis también proporciona la estabilidad térmica y dimensional necesaria para procesar películas delgadas de gran superficie.
Referencias técnicas
- Applied Materials: silicio amorfo para backplanes de pantallas
- AGC: sustratos de vidrio sin álcalis para pantallas TFT
Guías detalladas relacionadas
- Estructura del sustrato Array TFT-LCD
- Proceso Array TFT-LCD de 5 máscaras
- Fotolitografía Array TFT-LCD
- Materiales Array TFT-LCD
- Electrodos de compuerta de cobre y aluminio
De los requisitos Array a la selección del módulo
Si necesita convertir la arquitectura del panel en una especificación de pantalla lista para producción, revise las opciones de módulos TFT-LCD disponibles o el proceso de ingeniería TFT a medida. Prepare el tamaño objetivo, la resolución, la interfaz, el brillo, la estructura táctil, el entorno de funcionamiento y los requisitos de ciclo de vida antes de solicitar una revisión.
