Flusso del processo array TFT-LCD a 5 maschere
Il processo TFT a 5 maschere è un flusso di fabbricazione dell’array TFT-LCD a-Si che definisce cinque gruppi funzionali di strati: metallo di gate, struttura semiconduttrice attiva, metallo di source/drain, passivazione con vie di contatto ed elettrodo pixel in ITO.
- Ogni maschera definisce un gruppo funzionale di strati attraverso rivestimento, esposizione, sviluppo, incisione e rimozione del fotoresist.
- Le cinque maschere realizzano transistor, linee di segnale, strato protettivo ed elettrodo pixel trasparente sul vetro dell’array.
- Il numero di maschere dipende dal processo; una struttura IPS può aggiungere una maschera per l’elettrodo comune.
In questa pagina
- Perché il processo parte dalla stratificazione TFT
- Maschera 1: elettrodo di gate e linea di scansione
- Maschera 2: isolante di gate, semiconduttore e contatto ohmico
- Maschera 3: source, drain, linea dati e canale
- Maschera 4: passivazione e via di contatto
- Maschera 5: elettrodo pixel in ITO
- Riepilogo del processo a cinque maschere
- Processi TFT a 5 e 6 maschere a confronto
- Riferimenti tecnici
- Guide correlate sull’array TFT-LCD
Perché il processo parte dalla stratificazione TFT
Il processo array è più facile da comprendere quando ogni fase litografica viene collegata alla struttura del substrato array TFT-LCD finale. In un tipico esempio a-Si in modalità TN, il substrato contiene metallo di gate, isolante di gate, film semiconduttori e di contatto ohmico, metallo di source/drain, passivazione ed elettrodo pixel trasparente.
Maschera 1: elettrodo di gate e linea di scansione
La maschera 1 definisce l’elettrodo di gate e la linea di scansione orizzontale sul substrato di vetro pulito. Una sequenza rappresentativa comprende deposizione del metallo mediante PVD, rivestimento con fotoresist, esposizione e sviluppo, incisione del metallo e rimozione del fotoresist. Materiale del film e chimica d’incisione dipendono dal processo dello stabilimento.
Maschera 2: isolante di gate, semiconduttore e contatto ohmico
La maschera 2 definisce la struttura attiva sopra il gate. I film di isolante di gate, semiconduttore a-Si intrinseco e contatto ohmico a-Si drogato N+ vengono comunemente depositati mediante CVD prima che litografia e incisione a secco definiscano l’isola attiva. Questa struttura isola elettricamente il gate, creando contemporaneamente il canale del transistor e contatti a bassa resistenza.
Maschera 3: source, drain, linea dati e canale
La maschera 3 definisce gli elettrodi di source/drain e la linea dati verticale. Dopo la deposizione del metallo di source/drain e la litografia, l’incisione del metallo definisce gli elettrodi. L’a-Si N+ esposto tra source e drain viene poi rimosso per aprire il canale, preservando il semiconduttore intrinseco sottostante.
Maschera 4: passivazione e via di contatto
La maschera 4 definisce le aperture nello strato di passivazione. La passivazione protegge il TFT e il metallo dei segnali dall’ambiente delle fasi successive, mentre la via di contatto espone la regione di drain necessaria per collegare l’elettrodo pixel. Allineamento della via e controllo dell’incisione sono importanti per la resistenza di contatto e la resa.
Maschera 5: elettrodo pixel in ITO
La maschera 5 definisce l’elettrodo pixel trasparente. L’ITO viene depositato, rivestito con fotoresist, esposto, sviluppato e inciso. L’elettrodo pixel si collega al drain attraverso la via di contatto della maschera 4, completando il substrato array TFT a cinque maschere.
Riepilogo del processo a cinque maschere
| Maschera | Gruppo di strati principale | Funzione elettrica |
|---|---|---|
| 11 | Elettrodo di gate e linea di scansione | Controlla la commutazione dei transistor per riga. |
| 12 | Isolante di gate, semiconduttore e contatto ohmico | Forma la struttura attiva isolata del transistor. |
| 1 | Elettrodi di source/drain, linea dati e canale | Trasmette il segnale del pixel e definisce il canale TFT. |
| 2 | Passivazione e via di contatto | Protegge il TFT ed espone il contatto di drain. |
| 3 | Elettrodo pixel in ITO | Applica il campo elettrico che controlla il pixel. |
Processi TFT a 5 e 6 maschere a confronto
Cinque maschere non sono una regola universale per tutti i backplane TFT-LCD. Un progetto IPS può richiedere un disegno aggiuntivo dell’elettrodo comune, mentre altre integrazioni di processo possono combinare o separare diversamente le fasi degli strati. Materiali, architettura del dispositivo, obiettivi di affidabilità e capacità dello stabilimento determinano il numero finale di maschere. Per i principi comuni di definizione del disegno, consulta la guida alla fotolitografia dell’array TFT-LCD.
Domande frequenti
Che cos’è il processo TFT a 5 maschere?
È un flusso array TFT-LCD a-Si che definisce cinque gruppi funzionali di strati: metallo di gate, struttura semiconduttrice attiva, metallo di source/drain, passivazione con vie di contatto e ITO del pixel.
Perché un TFT-LCD IPS può richiedere sei maschere?
Una struttura IPS può aggiungere un elettrodo comune sagomato, quindi può richiedere una maschera in più rispetto a un esempio TN più semplice a cinque maschere. La sequenza esatta dipende dal progetto del backplane e dall’integrazione del processo.
Ogni maschera corrisponde a un solo film depositato?
No. Una maschera può definire un gruppo di film. Nell’esempio a cinque maschere, la maschera 2 comprende la struttura di isolante di gate, semiconduttore e contatto ohmico, non un solo film.
Il processo array a cinque maschere è uguale in ogni stabilimento?
No. La sequenza funzionale è simile, ma materiali dei film, metodi di deposizione, chimica d’incisione, dimensioni e controlli di processo variano in base al progetto e alla linea produttiva.
Riferimenti tecnici
- Applied Materials: silicio amorfoApprofondimento sull’a-Si come semiconduttore dei TFT-LCD a matrice attiva.
- AGC: substrati di vetro per TFTRequisiti del vetro per display nella fabbricazione di array TFT.
- Nippon Electric Glass: substrato di vetro privo di alcaliProprietà del vetro privo di alcali utilizzato nei processi TFT.
- SID / Wiley: oltre i TFT a silicio amorfoContesto relativo a materiali e mobilità nei backplane TFT.
Guide correlate sull’array TFT-LCD
- Processo completo di fabbricazione dell’array TFT-LCD
- struttura del substrato array TFT-LCD
- Fotoresist positivo e negativo, esposizione e incisione
- Materiali utilizzati nella fabbricazione dell’array TFT-LCD
- Elettrodi di gate in rame e alluminio a confronto
Serve aiuto nella scelta di un modulo TFT-LCD?
I dettagli del processo array spiegano come è costruito il pannello; una RFQ OEM deve tradurli in requisiti del modulo, come dimensioni, risoluzione, interfaccia, luminosità, touch, ambiente e ciclo di vita.
Invia i requisiti LCD Usa la checklist RFQ
